Tessent 2013

Tessent-芯片测试和良率分析的全面解决方案

 
Tessent解决方案对设计的各个方面进行完备测试，以确保实现高质量的产品和成本控制。 

主要优点： 

• 对数字电路、存储器、混合信号电路以及I/O拥有完整的测试解决方案，以达到最小DPM 
• 诊断驱动的良率分析方案能显著缩短发现良率损失根源的时间 
• 交互式的调试解决方案大大提高了调试被测芯片的效率 
• 自动的层次化测试流程确保对设计计划影响的最小化 

主要特性： 

• 提供贯穿产品周期的完整测试，从晶圆、封装测试、老化、在系统和现场测试 
• 对测试压缩、内建逻辑自测试、内建存储器自测试以及边界扫描拥有一流的解决方案 
• 独有的针对SerDes和PLL的嵌入式测试和特性测试解决方案 
• 使用物理版图数据来改善测试和良率分析 
• 紧密整合测试和良率分析解决方案

完整的芯片测试解决方案 

Mentor Graphics Tessent系列产品提供了一套完整的芯片测试和良率分析的平台以解决当今SoC测试、调试以及良率改善面临的挑战。在保证每个测试环节都是一流的解决方案的基础上，Tessent把它们集成到一个更强大的测试流程中来确保整个芯片的覆盖率。 

灵活的测试解决方案 
Tessent产品线的灵活性使得高质量的测试贯穿于整个产品周期——从晶圆、封装测试到老化、在系统及现场测试。通过挖掘扫描测试的结构化特性、BIST方法学并使之与物理特性相关联，从而达到精确的良率分析。 

逻辑测试 

先进设计技术使用的同时也给SoC逻辑部分要达到高质量的测试带来了明显的挑战。为了应对这些挑宅Mentor Graphics提供了业界最强大的逻辑测试解决方案：Tessent Scan(DFTAdvisor)、Tessent TestKompress、Tessent LogicBIST以及Tessent Fastscan. 这些解决方案已经存在超过十年以上，有数以千计的设计成功流片，以及成功使用压缩和更少向量方法的高质量测试案例。同时，它们提供最大的灵活性以达到测试时间与测试质量的最有效优化。

 
Tessent Scan (DFTAdvisor)测试综合 

Tessent FastScan自动测试向量生成（ATPG） 

Tessent TestKompress提供嵌入式压缩引擎的ATPG生成 

Tessent LogicBIST 业界领先的逻辑内建自测试解决方案 

Tessent BoundaryScan 全面的边界扫描及I/O测试解决方案 

Tessent MemoryBIST 内嵌存储器测试 

层次化基础结构 

Tessent MemoryBIST提供了一整套用于在速测试、算法以及内嵌存储器修复的技术方案。该解决方案的结构是层次化的，允许把BIST和自修复能力像在顶层一样添加到独立的内核中去。 

MacroTest针对小规模内嵌存储器的测试 

Tessent ScanPro 在速层次化扫描测试 

混合信号测试 

Tessent混合信号解决方案为PLL，DLL和multi-Gb/s SerDes提供了完整的、参数化的嵌入式测试提供了完善的技术手段。该解决方案可以测量波形、多种类型的抖动以及其它重要的性能参数。该解决方案基于无限时间分辨率分析（ULTRA）专利技术，此技术能帮助许多用户设计工作在超过10GHz的频率之上。

Tessent SiliconInsight 测试提交、调试和特性分析 

Tessent SiliconInsight交互环境 

Tessent YieldInsight & Tessent Diagnosis诊断驱动的良率分析